为了缩短现代卫星的开发周期和降低其开发成本,研发人员大量采用基于SRAM的FPGA进行开发和研究。但是在空间辐射环境下,SRAM型FPGA较之于其他类型的可编程逻辑器件,如ASIC、反熔丝型FPGA等更容易受到单粒子效应等“软错误”的影响。美国国家地球物理数据中心统计表明:1971-1986年之间有39颗地球静止卫星出现在轨异常,由空间环境中单粒子辐射引起的故障占到了总数的70%左右。因此,提高FPGA系统的容错能力和可靠性已经成为设计领域中的重要研究课题。FPGA抗软错误的传统方法都是从硬件的角度出发解决其在空间受到的辐射效应,这些方法都增加了系统的面积和功耗。为了弥补这些方法的缺陷和不足,本文提出了一种新的FPGA容错方法——Anti-VPR布局布线算法。本文首先分析软错误的形成机理,紧接着对FPGA通用结构进行错误建模,并提出了一种基于FPGA的故障传播概率的计算方法和缓解FPGA软错误的Anti-VPR布局算法;为了解决Anti-VPR布局算法的关键路径时延的问题,提出了时延布局的改进算法;最后,在前面的基础上提出了一种抗辐射布线算法并通过仿真实验验证了其可靠性和正确性。本文提出的算法对原有算法做了以下三个方面的改进:第一,通过分析每个边界盒的节点错误率和故障传播概率,形成了抗辐射布局算法。第二,FPGA时序驱动布局算法每个连接的关键度因子计算不准确,因此每次布局得到的关键路径时延不一定最小,布局质量也不一定最好。本文在布局算法中引入了时延精确计算因子,以便更好的衡量每个布局的时序好坏,减小最终布局的关键路径时延。第三,为了减少单粒子翻转对布线造成的影响,本文通过分析线网中各种软错误的形成机制,在代价函数中增加抗辐射惩戒因子,来减少开路敏感位的数目。实验表明,与原有算法相比,本文改进的布局布线算法可以减少21.1%的敏感数,同时确保关键路径时延基本不变。