论文部分内容阅读
随着无线通讯技术突飞猛进地发展,对射频技术的要求也越来越严苛。射频功率放大器是发射机系统中最耗能的一部分,影响着系统的整体性能。众多高峰均比特性调制信号的应用要求射频功率放大器在功率回退条件下实现高效率,而这也成为当下研究的热点。本文主要对CMOS Doherty射频功率放大器进行研究。首先对射频功率放大器的研究背景、国内外研究近况和CMOS工艺的优缺点进行介绍和分析。其次对CMOS射频功率放大器主要性能指标,分类及提升功率放大器效率的方法进行阐述。接着,对功率放大器设计方法和Doherty功率放大器理论进行分析。本文重点研究了基于TSMC 0.18um工艺下Doherty功率放大器的电路实现。Doherty两路功放中的功率管都使用自偏置Cascode结构,利用Cascode管栅端和漏端串联的RC电路,达到滤波和降低栅源电压摆幅的作用,从而缓解热载流子退化效应和防止管子电压击穿。为保证功率放大器在所有频率下稳定工作,从负阻、K值和稳定性电路进行分析。每级功放管的RF Choke用λ/4传输线在片外实现。而主路实现阻抗变换,辅路实现相位补偿和输入匹配的λ/4传输线用集总元件代替。通过Cadence仿真得到所有频率下K值大于1,1dB压缩点输出功率为24.52dBm,功率增益为26.46dB。用IMD3表示线性度,在回退功率下-30 dBC到-13 dBC之间变化,并在4.4节中对非线性两个主要来源:栅源电容Cgs和漏源电流进行讨论。功率附加效率在1dB压缩点为39.8%,在1dB压缩点回退6dB下效率为24.86%。通过与Class AB的对比可以观察到在回退功率下效率地明显提高,此外本文对现有发表的CMOS Doherty功率放大器进行了比较和总结。