高速数据采集系统(Data Acquisition System,简称DAS)作为信息系统的重要组成部分,是进行数字信号处理的必要环节,已被广泛应用于雷达、通信、软件无线电和遥感等领域。随着高速ADC与大规模现场可编程逻辑器件(FPGA)性能的大幅度提高,高速数据采集系统的设计与实现也愈发灵活高效。高性能FPGA作为系统的控制核心,实现对采样数据的接收、缓存、检测和传输等操作,使数据采集系统的功能实现具有较高的可扩展性和灵活性。为了完成中频模拟信号的数字化过程,达到1GHz的采样速率,本文完成了一种基于并行时间交替采样原理制作的高速数据采集系统。论文首先讨论了国内外高速数据采集系统的技术和研究现状,分析了本设计的性能指标,进而给出整体设计方案。随后在硬件设计部分阐述了系统的电源管理,进而分别设计了ADC模块、FPGA模块和DSP模块的电路组成和接口电路。在PCB设计部分讨论了信号完整性,提出了影响信号完整性的三个主要因素,并给出了解决方法,然后讲述了电源完整性问题和高速PCB的布局和布线时的注意事项。在软件设计部分描述了FPGA内部的高速分流(DMUX)模块、乒乓缓存模块和外部存储器缓冲接口的原理和实现过程。最后对各个模块进行仿真、调试并给出了仿真结果和数据。DSP部分描述了如何正确有效的读取FPGA内部FIFO,并介绍了通过PCI接口将数据传递给上位机系统进行有效分析的方法。高速数据采集系统采用高速ADC+大规模FPGA+高性能DSP的方案,增强了系统设计的灵活性,方便了后期根据需要进行数据处理的各项功能。经过仿真调试,本设计性能指标满足设计需求,可完成对雷达信号的数据采集工作,具有使用价值。