当 CMOS 技术进入到 45nm 技术代以后,将需要利用高 K 栅介质材料替代传统的 SiO2或 SiNxOy栅介质以克服其不可接受的高的栅泄漏电流,其中 HfO2被认为是最有希望的高 K 栅介质材料候选者之一。本论文针对金属栅/高 K 栅介质集成应用到 CMOS 器件的实际需求,开展了超薄 HfN/HfO2 栅介质结构(EOT<1nm)的可靠性问题的研究,取得了如下一些研究成果: 1)应力感应的漏电流研究显示,具有低陷阱电荷密度的超薄 HfN/HfO2 栅介质在介质击穿之前的 SILC 效应是可忽略的; 2)在具有低陷阱电荷密度的超薄 HfN/HfO2 栅介质中,其 TDDB 特征将是本征的而非工艺因素引入的。在高 K 栅介质与 Si 衬底间存在不可避免的界面层,高 K 栅介质结构的击穿将由高 K 体介质层和界面层共同决定; 3)在国际上,首次观察证明,在具有低陷阱电荷密度的超薄 HfN/HfO2 栅介质结构中,在栅注入情形下,高 K 栅介质的击穿机制具有应力电场依赖特征:在高应力电场下,HfO2体介质层的击穿主导整个高 K 栅介质的击穿;而在低应力电场下,界面层的击穿主导整个高 K 栅介质的击穿; 4)采用载流子分离的方法,获得了高、低应力电场下电荷俘获特征:在高的电场应力下,HfO2 体介质层中空穴俘获占主导地位;在低的电场应力下,界面层的电子俘获占主导地位; 5)基于应力电场依赖的 TDDB 击穿特征和电荷俘获特征,结合超薄高 K 栅介质结构的能带结构,提出一个新的金属栅/高 K 栅介质击穿的模型。 本文首次发现超薄高 K 栅介质结构的 TDDB 击穿不仅是应力电压极性依赖的,而且是应力电场依赖的,因此,传统栅介质的寿命预测模型将不适于超薄高K 栅介质情形,需要发展新的高 K 栅介质寿命预测模型来满足高 K 栅介质应用的需求。