随着半导体器件尺寸的进一步减小,随机性工艺浮动已经成为半导体行业不可回避的一个问题。从EDA的角度提供随机工艺浮动的解决方案意味着一场范畴的转换。当代EDA领域必须处理不确定性,由此EDA领域的从业者需要采取一种统计性的视角,无论对于基本的处理方法还是复杂的算法乃至工具的实现。在这篇文章中,我们将针对数字电路的统计性分析,提出三个统计性的算法。这些算法也代表了EDA领域对于工艺浮动的研究的不同方面：硅片数据的分析和处理、统计性建模和电路级的统计性分析。首先,我们首次提出了两个可以同时考虑工艺浮动的效应和诸如输入信号斜率和输出负载等电学环境的影响的统计性门延时模型。通过使用这些模型作为中介,建立一个基于模块的统计性静态时序分析(SSTA)所需的统计性延时库的代价将减小到可以接受的程度。除了使得SSTA技术变得真正可行之外,这些模型也有望在其他形式的统计性时序分析中得以应用。建立这些统计性门延时模型的关键在于减小描述门延时的波动所需的随机变量的数目。我们通过采用统计学中的有效维度降低技术达成了这一点。其次,我们提出了一种复杂度为D(n)的统计性漏电流分析方法。就我们所知,这是除了将问题过于简化的Wilkinson方法之外,从运行时间的角度讲,唯一真正对于实际电路适用的分析方法。我们借鉴了电磁场计算领域的快速矩阵向量积技术,使得一些原本在器件参数之间存在空间相关性时具有较高复杂度的操作得以在D(n)的时间内完成。在此基础上,我们利用此快速乘积技术改进了一种近似相关的对数正态分布的和的共单调性技术。在相近的运行代价下,我们提出的技术取得远比Wilkinson方法更好的结果,尤其是当器件参数之间有中等或者是更强的相关性的时候。最后,为了使得对于含有空间位置信息的硅片数据的分析更为鲁棒,从而能为工艺改进和统计性电路分析提供更有用的信息,我们改良了提取空间统计学模型(或称kriging模型)的过程,在其中加入了一种类似Lasso的技术。通过引入L1范数规范因子,所需求解的优化问题变得更为复杂。我们采用了诸如最小角回归和Akaike信息标准等统计学方法来完成对于该问题的求解,最后得到了一个可靠而鲁棒的提取流程,使得仅从硅片上提取几十组数据时也能有效的得到所需的信息。对于所有提出的方法,实验都给出了相当不错的结果,这表明这些方法是对现有的统计性EDA工具链的有效的补充。然而,为了使统计性电路分析既精确又高效,研究者仍需付出更多的努力。在此过程中,在本文中所采用的种种统计学的技术将和其他的技术一起发挥着重要的作用。