本文针对芯片布图中存在的运行效率问题和亟待解决的热优化问题,层次式的设计思想和分而治之的优化策略,做了如下创新性的工作:针对二维布图规划问题热优化过程影响算法效率的问题,我们在层次化的布图方法中引入了功率密度的聚类,保证芯片热分布全局最优。在局部布图中建立层次化的热模型,为保证局部最优,在模拟退火布局过程中,我们结合了简单的解析热模型来计算边界热点,以指导边界模块的移动,避免产生边界热点。试验结果表明,由于对温度实现了很好的控制,从而使芯片热点分布数量大大减少。同最新的热驱动布图工具Hotspot Floorplan进行比较,本文算法能在芯片峰值温度降低3%的情况下,计算速度提高约300倍。针对三维布图规划中存在的解空间规模大问题,提出了层次式的三维布图规划算法。算法采用芯片层划分和后续布图规划的二阶段法,有效的缩小了原问题的搜索空间;在布图规划过程中,通过逼近理想的功耗分布实现温度优化的目标,大大提高了算法的运行效率。同时,针对之前的三维芯片热驱动算法未考虑高密度模块垂直叠加而产生的局部高温的问题,在计算功率约束图时,我们不仅仅考虑水平方向的热影响同时也考虑垂直方向的热影响。试验表明我们通过在三维集成电路上使水平和垂直区域的功率密度都达到均衡分布,最终获得了较低的芯片最高温度。与没有考虑垂直方向的功率密度堆积的算法相比,我们能够再次平均将最高温度降低大约7%。本文面向纳米级下芯片结构设计出现的新的布图问题,具有很强的针对性。同时也展开多角度提高算法求解质量的研究,可以作为其他算法的借鉴。