绝缘体上硅横向绝缘栅双极型器件(SOI-LIGBT)因具有击穿电压高、电流密度大、开关速度快及易于集成等诸多优点,在功率集成芯片中广泛作为末级输出器件使用。为了进一步减小芯片面积,末级输出端不再增加额外的静电放电(ESD)保护器件,因而需要SOI-LIGBT器件具有自保护能力。由ESD应力冲击造成的高压SOI-LIGBT器件过早失效已成为功率集成芯片进一步发展的瓶颈,因此需要对其ESD应力下的响应特性及模型展开深入研究。基于550V SOI工艺平台,本文研究了栅极浮空高压SOI-LIGBT器件的ESD响应特性,解释了其分别在正向阻断区、电压回滞区、电压维持区及二次击穿区的内在ESD响应机理。此外,本文从不同结构及工艺参数,包括SOI层深度,埋氧层厚度和Pbody注入剂量等;不同抗闩锁结构,包括阴极高浓度Pwell结构,阴极Psink阱结构和阴极N+/P+间隔结构；不同栅极电压三个方面入手,研究了它们对自保护型SOI-LIGBT器件ESD响应特性的影响,发现上述参数的改变会对器件在ESD应力下的触发电压,维持电压及二次击穿电流产生影响。本文研究基于实验测试数据,并结合先进的计算机辅助仿真手段对其内在原因进行了深入的分析讨论,为550V高压SOI-LIGBT器件的ESD设计提供了理论指导。基于上述响应机理的研究,本文分别对550V高压SOI-LIGBT器件在ESD响应过程中所经历的四个阶段进行建模,并最终统一成完整的器件ESD响应模型,验证结果表明模型和实测的误差范围在15%以内。该模型的建立可以有效地预测SOI-LIGBT器件在ESD应力下的触发电压、维持电压及二次击穿电流等重要参数,有助于器件的设计。