随着集成电路行业的飞速发展，集成稳压器有着广泛的前景和市场。低压差线性稳压器（Low Dropout Regulator，LDO）作为其中的一员，由于其结构简单、体积小、低噪声等特点，在高端便携式设备中得到越来越广泛的应用，已成为电子设备电源管理中不可或缺的模块之一，具有非常重要的研究意义。本文设计了一款低静态电流的LDO线性稳压芯片。首先根据设计要求，完成原理框图中各个模块的设计，其中包括：基准电压源、误差放大器、过温保护电路、采样反馈电阻和调整管。其中误差放大器是一个关键模块，本文所设计的推挽输出型运算放大器可以有效降低芯片的静态电流，进而减小了芯片的整体功耗。接下来，定性并定量分析各模块电路，运用Spectre软件对电路进行仿真验证。最后将通过验证的各模块电路加以整合并进行仿真验证，略做调整及修改直至整体电路达到最初制定的各项设计指标。电路设计完成后，接下来就是相应版图的设计。在熟悉了版图的设计规则及设计流程后，使用华越3um40V双极工艺文件设计版图。设计完成后，在不影响芯片整体性能的前提下继续对版图进行优化，尽可能地减小版图面积，节省成本。最后，版图通过了DRC（Design Rule Check）和LVS（Layout Versus Schematics）检查，验证了设计版图的正确性。