在简要介绍了软件无线电和跳频通信原理的基础上,着重研究了高速跳频通信系统中的数字下变频、相关和跳频序列产生技术,提出了适合于在FPGA中实现的设计方案,并在实际系统中获得应用。其中数字下变频器采用查找表方式产生本地载波,抽取滤波器采用有符号的DA算法实现,经过在实际系统中测试,达到了要求的性能。相关器采用了并行设计方案,能够同时完成32路Walsh序列的相关运算,并输出对应Walsh序列的序列号,经过在实际系统中测试,达到了要求的性能。以上模块采用Altera公司Cyclone芯片实现。跳频加密器采用基于分组密码的跳频序列产生方案,根据系统时钟TOD和收发信机密钥KEY得到跳频序列,理论分析表明其具有比较理想的综合性能指标。模块采用Actel公司Axcelerator芯片实现,进一步提高保密性能,经过在实际系统中测试,达到了要求的性能。