论文部分内容阅读
随着晶体管特征尺寸的不断缩小,集成电路开始出现发展上的瓶颈。面对集成电路在发展与创新上的需求,基于穿透硅通孔(Through-Silicon Via,TSV)的三维集成电路(Three-dimensional Integrated Circuit,3D IC)通过TSV结构将多层晶片进行垂直互连,以更高的集成度、更小的体积、更低的延迟与功耗成为下一代集成电路的发展趋势。在3D IC中,TSV作为一种新型的互连结构,其工艺尚不成熟,容易在生产和晶片绑定过程中产生多种故障。在晶圆测试(Wafer Probe)阶段,对TSV进行测试与故障诊断,即可保证TSV的有效性与可靠性,又可提高3D IC的良产率,降低制造成本。因此,针对TSV测试与故障诊断问题进行研究,具有较高的学术价值和重要的实际意义。本文针对3D数字IC中的TSV测试与故障诊断问题展开研究,主要创新性工作包括:(1)为了解决TSV缺陷建模缺少参数化模型的问题,提出了基于有限元分析的TSV缺陷建模方法。利用工业级有限元分析工具Q3D和HFSS对空洞、开路、漏电、微衬垫未对齐等常见TSV缺陷进行建模与分析,得到了各缺陷的电阻电感电导电容(RLGC)等效电路模型。该模型给出了常见TSV缺陷的物理参数与等效电路的RLGC电学参数间的映射关系,其建模方法的有效性已经过仿真、解析和实测数据的对比验证。与现有TSV缺陷建模方法相比,本方法实现了缺陷物理参数与等效电路电参数间的函数映射及量化分析,从而获得了更加准确、全面的缺陷模型。(2)为了降低绑定前TSV探针测试的成本开销,提出了基于IEEE1149.1的绑定前TSV探针测试方法。该方法通过片上资源复用、在线故障判决、测试数字化的方式,采用基于IEEE1149.1的边界扫描结构辅助探针测试,有效降低了探针测试的成本开销。(3)针对绑定前TSV片上测试测试响应捕获难、测试精度低、鲁棒性差的问题,提出了基于开关电容的绑定前TSV片上测试方法。该方法以TSV电容构建开关电容电路,使TSV电容转化为可调电阻R,将R与基准电容C串联构成一阶RC放电回路,通过测量RC放电时间来反推TSV电容,利用TSV开路和漏电缺陷会影响测得的TSV电容大小的特性进行故障检测。本方法以片上可测性设计结构实现。与现有绑定前TSV片上测试方法相比,本方法通过调节开关周期,使测试响应易于捕获,通过控制脉冲(Control Pulse,CP)信号占空比设计和脉宽调节,使测试具有较高的精度与鲁棒性。(4)针对绑定后TSV故障检测精度低、故障诊断能力弱的问题,提出了基于电阻电导电容(RGC)参数测量的绑定后TSV测试与故障诊断方法。该方法采用开关电容法测量TSV电容,利用校准电路消除传输门开关导通电阻带来的误差,采用RC放电法测量TSV电阻与电导,根据TSV缺陷模型和测得的RGC参数进行联合分析以完成故障检测与故障诊断。本方法以片上可测性设计结构实现。与现有绑定后TSV片上测试与故障诊断方法相比,本方法可直接测出TSV的RGC参数,这不仅提高了故障检测精度,还可通过参数联合诊断的方式判断故障类型以及缺陷程度,从而提供更加准确而详细的缺陷信息,为工艺改进提供支持。