在实际通信中,噪声干扰会对通信的可靠性造成影响。信道编码作为一种差错控制方式,通过在编码时引入冗余码元、译码时删除错误来保证通信质量。应用于5G的极化码是一种基于信道极化现象的编码方式,因其编译码复杂度低且理论上已证明可达信道容量,成为了信道编码领域的研究热点。在对极化码译码时,连续消除译码是E Arikan在创建极化码时给出的译码方案,其改进方案连续消除列表算法译码效果显著。度量排序的时间消耗直接影响连续消除列表译码时延大小,为此本文针对译码中度量排序设计问题进行研究,具体工作如下:1、在深入分析连续消除列表译码度量特性下,本文首次将Alekseyev选择网络应用到度量排序中,并提出了两种改进方案,即剪切Alekseyev选择网络和简化Alekseyev选择网络。其中剪切Alekseyev选择网络利用了度量特性对Alekseyev选择网络进行优化,时延相比于其他度量排序结构大为降低;简化Alekseyev选择网络通过提取和排序分离的方式,使得排序中一部分结构重复利用,从而降低了度量排序的硬件消耗。在连续消除列表译码算法列表长度固定时,本文提出的两种方案相比较传统的剪切双调排序结构,时延和硬件消耗均比较小。两种改进方案均有排序时延低、硬件效率高的特点。2、由于现存度量排序结构的时延会随着保留路径数L的增大而增大。针对减少度量排序时延的问题,本文首次将一种并行全比较网络应用到度量排序设计中,有效减少了排序时延。并在此基础上根据度量特性以及并行全比较排序特点对基础比较器进行改进,得到了一种简化全比较排序结构,使得硬件消耗进一步降低。与传统的剪切双调排序结构相比,简化全比较排序器在硬件消耗相差无几的情况下,排序时延低的优势明显。3、基于Xilinx ISE 14.7平台对给出的两种度量排序器及其改进结构进行FPGA仿真。实验表明,本文提出的排序结构不仅能够得到正确的仿真结果,而且具备度量排序时延低和硬件利用率高的特点。本文设计的连续消除列表译码度量排序器结构有效的降低了极化码译码时的度量排序时延和硬件消耗,丰富了译码器的设计思路。