频率合成器是超视距雷达的核心部件。在超视距雷达工作过程中，无线电监测部分连续监测外部频率，通过算法选出受干扰最小频率，经过控制模块控制频率合成器输出所需频率。频率合成器在保证相位噪声的同时能实现频率切换高速化、频率分辨率细致化、输出频带宽带化等指标，同时具有与数字系统兼容，数字集成化和程控化等特点。本文采用跳频序列代替无线电监测部分监测和产生频率合成器的控制数据的功能。文章设计了一款基于FPGA平台全Verilog编程的跳频频率合成器，它包括改进Gold序列发生器、控制部分、DDS部分和ADPLL部分。改进Gold序列发生器，由2个不同反馈系数的m序列优选对，优化生成改进的Gold状态码序列族，具有最佳汉明相关性能和更大密钥量。控制模块根据接收到改进型Gold序列发生器产生的不同状态码，经过跳频控制表，输出频率合成器各参数。在DDS设计中，压缩采样所得周期波形数据，接收频率控制字参数，等间隔读取波形存储器中的数据，输出所需频率。在ADPLL设计中，根据纯数字化的特点，针对每个模块的功能进行设计，实现输出信号与输入信号同频且相差固定，输出高效稳定的数字域频率。在Modelsim软件中编写测试平台文件，仿真测试结果显示，跳频速率高达10000跳/秒，频率切换后的重新锁定时间低至5微秒之内。该方案大幅提高跳频速率，相比于模拟锁相环在相同频段内的重新锁定时间，提高两个数量级以上。