技术的飞速发展把芯片设计带入了十亿级晶体管的领域,这意味着单个芯片中可集成更多的IP核。而随着芯片中IP核数量的增多,片上系统(SoC)的设计方法将不再满足设计要求。这时,片上网络(Network On Chip,NOC)做为一种新的解决途径被提出来了。片上网络的可升级性(scalable)和易扩展性很好的满足了新设计的要求。片上网络逐渐发展成为片上总线之外的一种新的通信结构。总的来说,NOC网络的复杂程度(complexity)是由两方面的因素所表征,一个是网络拓扑结构,另外一个就是路由算法。本文正是对这两方面进行了研究,文章综合了国内外已有文献,重点介绍了NoC直接型拓扑结构中的Mesh结构和Torus结构,以及常用的路由技术和算法,并针对Mesh结构中常用的防死锁路由算法——XY路由算法,创立了适合于Torus结构的新型路由算法,建立了对应的两种拓扑结构、两种路由算法的模型,在OPNET上进行了仿真,并对仿真结果进行了分析。为了在硬件上实现、验证并比较不同路由算法以及拓扑结构对网络性能的影响,我们建立了以FPGA为核心的硬件仿真测试平台,并在FPGA上初步完成了单个路由节点的设计和验证,并对节点进行了必要的分析,为将来整个网络的搭建奠定了基础。