测试压缩技术由于能够显著压缩测试激励及响应数据,减少存储在ATE中的数据量,并能减少芯片的测试时间,已经被广泛应用于大规模集成电路的测试中。而在采用测试压缩技术的芯片中,由于扫描链数目增多,测试时间减少,同时可利用的无关位减少,使得其功耗问题变得更加突出,解决的难度也更大。基于此,本论文旨在研究数字集成电路中测试压缩的低功耗方法。　　本研究主要内容包括：⑴深入研究常用的测试压缩方法,从测试激励解压缩以及测试响应压缩方面对其总结分类。分析了低功耗测试的研究现状,包括测试时功耗带来的问题,低功耗扫描技术以及最新的低功耗测试压缩方法。⑵提出了一种新的低功耗广播式测试压缩结构,通过有限状态机控制一半的内部扫描链在扫描过程中接收持续的常数O,另一半的内部扫描链接收来自扫描通道的测试激励,实现了广播式压缩环境下对内部扫描链选通的自动动态控制。为了提高故障覆盖率,在低功耗广播扫描模式之后增加了串行扫描模式。⑶搭建了本文方法所需的实验平台,实验结果表明扫描移位功耗和捕获功耗可降低50％-60％,故障覆盖率可达到无损,不需要对电路结构及ATPG流程做大的修改,更适用于大规模的工业电路。⑷对常数值扫描链所占比例不同的情况做了实验和分析,结果显示本文方法可根据实际需求来调整测试矢量数的开销以及功耗降低的效果,50％的常数值扫描链是一个折中的比例,各项参数趋于中间化。⑸对本文提出的低功耗广播式压缩结构做进一步的拓展研究,包括给出其响应压缩器的改进设计方法,以降低所占用的测试通道数,分析本文结构对于延迟故障模型的功耗降低效果,给出了LOC下的实验结果,此外还给出了本文结构与原结构测试数据量的对比分析。