跳频通信在军事通信与民用移动通信中具有重要应用价值，跳频序列的性能是影响跳频通信系统的重要因素，跳频序列设计研究具有重要研究意义与应用价值。　　 本文在对跳频通信系统分析的基础上，对RS编/解码器进行了分析。在编码器的设计中，将有限域的常数乘法器转化为异或组合逻辑电路的运算。在译码器的设计中，分析并采用了一种新的无求逆运算的Ribm算法求解错误位置数和错误的值，使用流水线技术用硬件描述语言实现了译码器，提高了RS解码器的效率。在此基础上，实现了RS编解码器FPGA软仿真设计。　　 目前对跳频序列的研究设计有多种，其中基于m序列的跳频序列的设计，该方法实现比较简单，但序列的数目比较少。基于RS码的跳频序列的设计，容易实现，序列的数目较多。基于混沌跳频序列的设计，比较复杂，具有非线性等特点。　　 针对现存的基于RS非重复跳频序列的设计，在宽间隔的跳频通信中，跳频序列存在不能使用所有频点的缺陷。本文构造了一种新的基于RS码宽间隔跳频序列的优化设计，跳频序列的汉明自相关和互相关性能得到提高，跳频序列的平均间隔有明显的提高，其增益达到最大，仿真研究表明了该方法的有效性。　　 频率合成器是电子系统的核心，在对现有DDS技术的分析的基础上，设计了符合FPGA结构的DDS的关键模块，实现了基于波形存储和cordic算法的两种设计的关键模块的FPGA实现。采用该方法设计的DDS系统可以很容易地嵌入到其他系统中而不用外接专用DDS芯片，具有高性能、高性价比，电路结构简单等特点。