随着RFID应用的广泛推进,对RFID的应用适应性研究在整个世界范围内都显得非常迫切。RFID系统一般包括三大部分:电子标签、读写器和后台数据管理系统。近年来由于采用了不同行业和应用的多项技术,标签的性能和标准制定方面都有了很大的进步,但读写器方面的改革却进展很缓慢。原因在于现阶段的读写器体积较大,并且价格昂贵,使得许多企业不敢轻易引进RFID技术,影响了RFID技术的进一步发展。造成这种局面的主要原因是读写器中所使用的Reader芯片一直没有取得突破性的进展。RFID Reader芯片一般包含射频收发机和数字基带处理模块,为了提高读写器内部收发芯片的集成度,减小芯片的面积。给出了一种不同于传统的射频收发机的系统结构。本文的目标是设计一个灵活、开放的通用射频接收芯片,将A/D尽可能靠近天线端,以简化接收机的模拟电路,而将接收机的各种功能用软件来实现,只要调用不同的模块即可适应不同的通信机制。芯片主要由发射机和接收机两大部分组成,发射机主要包括编码模块、数字调制器模块,以及数字滤波模块等;接收机主要包括数字下变频模块、数字解调器模块、解码模块等。现场可编程门阵列(FPGA),能实现高速运算,且具有很强的重新配置能力,因此在论文中采用Verilog HDL编程,Modelsim工具仿真。从芯片设计的角度对RFID Reader芯片数字前端进行了设计仿真验证。通过仿真分析验证了各功能模块均达到了预期的效果,并可以在Reader芯片中应用,能较好的完成读写器与标签的通信。同时使用软件来实现各个模块,便于集成到芯片中,为后端设计减小芯片面积和体积、降低成本提供了可行参考。建立的芯片仿真模型能为未来的设计提供指导意义,克服了重复开发的问题,具有一定的探索意义。