本课题主要设计一种低成本，高性能的基于FPGA的虚拟协议分析仪。协议分析仪在逻辑分析仪的基础上增加了协议分析的能力。该系统实现了从数字信号采集、传输到协议分析等一系列功能的系统化、自动化、智能化。虚拟协议分析仪充分地利用了计算机的软、硬件资源，计算机软件的使用使仪器的通用性和扩展能力大大增强。而且计算机CPU强大的计算能力消除了由计算瓶颈带来的限制，虚拟协议分析仪的性能可以大大提高。系统将大量工作转移到PC上位机软件来实现，大大简化硬件设计，同时使得硬件成本大大降低。协议分析仪的结构按照功能划分可以分为信号采集、数据存储、条件触发、结果显示，协议分析仪处理的都是数字信号，采用大容量存储器存储数据，数据可以在采集结束后显示，也可以在采集过程中显示。根据设计需要，本次设计的虚拟协议分析仪系统可以分为三个部分：上位机系统（PC端）、FPGA系统（用户端）、USB通信模块。上位机系统是集成了设备管理、数据管理、协议分析等一系列功能。设备管理主要是对连接的设备进行管理、参数的设定以及与下位机的数据交换。数据管理理主要是接收到的数据的存储、历史数据加载、波形显示。协议分析主要是自动进行常用通信协议如UART，SPI等的分析。本次设计的上位机采用面向对象的编程语言C++编写，采用C++Builder软件作为开发环境完成上位机软件的编写。FPGA系统在接到上位机“采集数据”的命令后采集数字信号并存储在外部RAM中。经一定处理后由USB通信模块传送给上位机。同时，下位机还接收并执行上位机发出的其他命令。USB通信模块作为上、下位机系统之间通信的中转者，为上位机与下位机提供高速的通信通道。系统采用USB2.0接口作为数据传输接口，USB2.0速度最高为480Mbps，使得数据交换非常迅速。同时使得系统可以即插即用，使得仪器使用方便快捷。