针对目前雷达对其数据和信号处理能力需求的不断攀升,传统的雷达数字处理系统己远远满足不了实时高速大吞吐量的处理需求,而且传统的数字处理系统的设计专用性强,不同的处理任务需使用不同的处理模块,这样使得各个处理模块之间互不兼容,系统的通用性和扩展性较差,因此设计并实现通用并行处理系统己经成为高速实时数字处理发展的必然趋势,而基于标准总线的多处理器的通用处理模块设计也已成为该领域的研究热点。论文主要完成了一种基于双PowerPC 7447A高性能处理器的通用嵌入式硬件模块的原理设计,主要工作包括以下两个方面:1)通过需求和可行性分析,提出了通用数字处理模块的硬件设计方案,本方案以PowerPC 7447A处理器为核心处理器,采用非对称多重处理、高速互连和通用接口扩展技术来设计双处理节点。2)完成了通用数字处理模块的详细电路原理设计,包括时钟网络、CPU、北桥、以太网、存储器、逻辑和总线等。本设计中处理器周边设备由接口丰富的北桥芯片组来控制,本地采用PCI-X总线连接2个处理节点,同时提供2个PMC接口;采用具有主、从自适应功能的CPCI总线桥进行系统扩展;此外,采用高速串行总线作为二级总线。