在计算机系统中,存储器是非常重要的部件,因为存储器的存在,计算机拥有了“记忆”功能,才能够正常工作。在众多类型的存储器中,由于系统在工作时会将外部存储的数据放入内存中运行,因此内存对系统的性能有着决定性作用。近些年来随着大数据和人工智能的兴起,为了能够快速且高效地处理海量数据,需要不断增加内存容量和频率。内存控制器决定了芯片能够支持的内存类型,并且将访存请求转换为满足内存协议要求的命令格式,所以研究内存控制器对提升系统性能有着十分重要的意义。论文研究了通信SoC芯片的结构,对芯片设计过程中所应用到的技术进行深入的分析,其中包括SoC技术和AMBA总线协议规范,同时研究DDR3 SDRAM的结构与工作原理。为了满足芯片存储数据的需求,通过对芯片结构和DDR3协议的分析,提出了一种支持AXI总线接口的DDR3 SDRAM内存控制器设计方案。设计的控制器针对不同应用场景可以灵活配置。首先将控制器分为协议控制层和物理层。协议控制层由访问接口模块、配置接口模块、初始化模块、指令重排序模块、非读写指令产生模块、指令控制模块、数据处理模块、DFI接口模块组成,分别对这些模块的功能进行分析然后使用硬件描述语言设计内部逻辑。为了降低控制器的设计难度并减少设计周期,内存控制器的物理层采用基于IP的方式直接与协议控制层互连。然后在搭建的SoC验证平台上对内存控制器进行虚拟原型验证和FPGA原型验证。最后对仿真结果进行了分析,确保所设计的控制器功能正确。设计的控制器一定程度上提高了读写效率。通过分析内存工作原理,在访问内存时,控制器缓存来自总线的访存请求,之后与Bank状态表以及排序队列中先前缓存的命令进行比较,根据比较结果对当前入队命令进行重新排序,以此来提高读写效率。考虑到高频率读写操作过程中数据有可能出现错误,设计增加校验位的方式实现检错纠错的功能。控制器在FPGA原型验证中,由于控制器中的物理层无法综合,所以使用了Xilinx PHY替换控制器中的PHY进行验证工作,但是Xilinx PHY不支持DFI接口,因此设计了DFI2PHY协议转换模块,为以后进行内存控制器的FPGA原型验证提供了参考。经过验证,控制器能够成功访问DDR3-800和DDR3-1066两种类型的内存芯片,满足通信芯片对数据存储管理需求。