作为高端通用芯片家族的重要一员，高精度ADC由于其极低噪声和失真的性能要求，实现技术难度很大，一直是模拟IC领域的研究热点。为了获得高品质的音质，16位以上的高分辨率音频模数转换器被大量使用。通过采用噪声整形以及过采样技术，Sigma-Delta ADC可以获得很高的信噪比，成为了音频ADC的主流架构。本文首先介绍了Sigma-DeltaADC的发展背景以及国内外研究现状，随后介绍其工作原理以及基本实现架构。通过对各种调制器架构的分析与比较，采用六阶、单环、前馈、1-Bit量化的调制器结构进行设计。六阶级联可以实现对量化噪声的充分抑制，单环结构避免了多环结构中由级间失配引起的谐波失真，前馈结构可以获得较小的积分器输出幅度从而放松对运放的设计要求，1-Bit量化可以避免由于多位量化中因增加动态匹配元件而带来的额外设计复杂度，高阶系统的稳定性由对噪声传递函数零点的控制以及过载检测模块进行标志。调制器采用全差分开关电容的方式实现，系统时钟频率是3.072MHz，信号带宽是24KHz，48KHz信号采样率，过采样率是64。降采样滤波器由七级梳状滤波器级联实现，降采样率为64。采用CHRT0.35μm CMOS工艺，设计Sigma-Delta ADC中各个模块电路及其版图，包括开关电容积分器、模拟加法器、比较器、带隙基准、电流及电压基准、两相不交叠时钟、梳状滤波器、过载检测模块、分频模块与串行接口。设计Sigma-DeltaADC芯片的测试电路。测试结果表明，ADC具有99.6dB的SFDR以及78.8dB的SINAD。