横向功率 LDMOS(Lateral Double diffused Metal Oxide Semiconductor Field Effect Transistor)器件因其输入阻抗高、速度快、集成度高、功耗较低等原因在功率集成电路(PIC,Power Integrated Circuit)和高压集成电路(HVIC,High Voltage Integrated Circuit)中扮演着越来越重要的角色。因为PIC技术的进一步成熟以及发展,所以功率LDMOS器件在消费类电子、汽车电子、家电、通信电子等领域得到了普遍的应用。但是,功率LDMOS的发展过程存在耐压(BV,Breakdown Voltage)与比导通电阻(Ron,sp.Specific On Resistance)的矛盾关系,即Ron,sp∝ BV2.5(“硅极限”)。器件的BV增加与Ron,sp的降低局限于漂移区的掺杂以及漂移区的尺寸。超结(SJ,Superjunction)技术的提出并且引入到LDMOS中突破了“硅极限”,使得Ron,sp∝ BV2.5转变为Ron,sp∝BV1.32进而再变为Ron,sp∝BV1.03,从而使得超结功率器件转变为研究的热点。但是,横向SJ LDMOS由于衬底参与耗尽,使得超结层无法被完全耗尽,导致器件的BV急剧降低。此种现象被称为衬底辅助耗尽效应(SAD,Substrate Assisted Depletion Effect),其降低了超结 LDMOS器件的性能,阻碍了横向超结器件的发展。本文基于电荷平衡理论,通过优化电荷补偿层(CCL,Charge Compensation Layer),提出两种新型的SJ LDMOS器件结构。通过理论和软件模拟相结合,优化SJ LDMOS结构的性能。(1)提出具有部分低K介质层(PLK,Partial Low K Layer)的SJ LDMOS器件结构。PLK SJ LDMOS器件结构的特点是具有PLK,并且N型漂移区采用了线性掺杂技术。根据PLK层的位置优化漂移区掺杂浓度的分布,从而屏蔽了 SJ LDMOS器件的SAD效应并且保证了器件超结层的电荷平衡。由于PLK被引入SJLDMOS中漏端下方,优化器件纵向埋层电场,进而改善了器件的纵向耐压。在漂移区长度为45μm的条件下,PLK SJ LDMOS 的 BV 和功率优值(FOM,Figure Of Merit)分别为 799V 和 6.2MW·cm-2。同时,根据PLK SJLDMOS的特点给出对应的工艺制备方案以及跑道型版图。(2)提出具有渐变电荷补偿层(GCCL,Gradient Charge Compensation Layer)的SJ LDMOS器件结构。GCCL SJLDMOS器件的主要特点是具有渐变电荷补偿层。电荷补偿层的形状为三角形且位置位于器件超结层与衬底之间。通过优化电荷补偿层的形状来优化电荷补偿层里补偿电荷分布的方法,消除了超结器件的SAD效应,从而保证了超结LDMOS中超结层的电荷平衡。在漂移区长度为21μm的条件下,GCCL SJ LDMOS器件的BV和FOM分别为409V和9.5MW·cm-2。紧接着,针对GCCL SJ LDMOS的结构特征给出了工艺制备流程以及跑道型版图。