当今互联网行业处于高速发展中，人们对网络数据的处理、转发的要求越来越高。针对不断升级的网络协议和更快更宽的网络带宽的需求，多个网络包处理引擎被集合在同一个网络处理器芯片中，形成多核网络处理器结构。随着集成电路产业迅猛发展，现如今已进入超深亚微米、纳米时代，为了满足性能、功耗和成本的需求，芯片的物理设计也越来越复杂。本文基于网络处理器XDNP的整体结构，研究了其核心部件多核处理引擎及其片上总线（MPE-OCB）的结构特点，及在面对千兆网络数据传输中，多核处理引擎的并行工作机制。针对MPE-OCB的数据流向及结构特点分别在eASIC Nextreme90nm和SMICCMOS0.13μm工艺两种物理实现平台对MPE-OCB进行了物理设计。在eASICNextreme90nm平台下成功流片，工作频率达120MHz。在SMIC CMOS0.13μm工艺下采用单核XDPE扁平式物理设计，MPE-OCB层次化物理设计相结合的方法进行了MPE-OCB的物理层硬IP核设计，工作频率达200MHz以上。