低密度校验码(LDPC码)由于其优异的性能,被多种无线通信标准(如802.11n, CMMB)采用。低功耗LDPC解码器设计非常重要。在数字IC设计领域,随着半导体工艺进入到深亚微米阶段,功耗成为了主要问题。主流的同步设计遇到了前所未有的挑战,时钟网络消耗了30%以上的功耗。异步电路逐渐引起设计人员的重视,大量研究证明异步电路在功耗、速度、噪声,模块化方面具有潜在的优势。异步设计中,主要采用异步流水线取代同步设计中的时钟控制。因此,异步流水线及相关电路的设计至关重要。论文主要研究异步LDPC解码器的流水线及相关电路。主要研究内容如下:1.异步流水线握手通路设计。研究了各种不同的流水线握手通路,选择采用对称型C单元微流水线电路结构。通过优化基本单元C单元,提高了微流水线结构的握手通路功耗和延时性能。2.异步LDPC解码器数据通路设计。利用微流水线电路,把同步的LDPC解码器数据通路转化为异步数据通路。并对占数据通路大部分比例的逻辑单元如锁存器,延时单元和异或门电路采用传输门逻辑(PTG)进行优化。3.异步存储器设计。解码器中的异步存储器采用同步存储器IP核和异步接口电路组合的方式产生,取代了传统的balsa语言映射异步单元库的方法,缩短了设计周期。设计出的异步存储器具有高密度低功耗的特性。