目前PLC采用的单核微处理器作为处理器越来越难以满足工业控制领域日益严格的实时性要求。多核处理器以其控制逻辑简单、高处理能力、高实时性、低功耗等优点能满足PLC处理器所面临的需求。本文通过仔细分析多核处理器发展现状及趋势,指出了异构多核处理器优势,并根据当前PLC发展趋势及特点,提出了一种用于先进PLC的异构多核处理器的设计。该异构多核处理器软核采用Verilog硬件描述语言编写实现,在内部把主控核、基本核、运算核和字符串核有机的结合在一起。基本核设计了基本指令集,其他各功能核根据各自的功能设计了相应的特殊指令以及相应的特殊硬件。根据核功能的不同,对各类核进行了结构设计,在文中详细阐述了设计的各类核的结构和指令集以及指令的执行流程,并对主核与从核的通信和相邻从核的通信及中断处理过程做了设计说明。例如字符串核的设计更能说明每个核处理的任务可以在很小、很专一的条件下达到很高效,并且根据核的复杂度不同可以设计不同的时钟频率。这对异构多核处理器处理速度、实时性的提高和功耗的降低都具有极为重要的意义。本文对所设计的异构多核处理器用Verilog语言编写了软核,在Libero编程环境上进行了综合和波形仿真。接着把软核下载到了型号为AFS600的FPGA中,并使用软核的指令集编写了简单的软核用户程序进行了验证。然后把验证的结果和设计的要求的时序进行了性能比较,其功能达到了预期的设计目标,即每一个核都是结构完整、能独立工作,或多个核协同工作,且每个核只专注于少数几种类型的操作。异构多核处理器的研究为后续的相关产品开发和设计奠定了坚实的基础。