共享并行架构的PCI总线因其结构和性能上的瓶颈已制约着计算机和外设的飞速发展,由Intel发布的第三代I/O总线技术PCI Express协议是对PCI总线的革命性升级。PCI Express属于高速串行点对点双通道高带宽传输,具有高性价比、高可扩展性和高灵活性的特点。在PCI Express分层协议中,物理层承担着链路上数据发送与接收的任务,对其进行研究则具有一定的价值和意义。论文首先介绍了国内外研究现状和PCI Express总线的链路和带宽、拓扑结构、设备分层和数据包等基本概念,然后简要分析了处理层、数据链路层以及物理层的功能以及数据在PCI Express设备各分层之间交互的过程。论文深入研究了PCI Express 2.0协议规范中的物理层的功能与结构,并基于FPGA在250MHz时钟频率下成功实现了4通道物理层的主要功能。论文采用自顶向下的设计方法,对物理层进行了模块划分和结构设计。用Verilog HDL完成了LTSSM、复用器与解复用器、扰码与解扰器、16B/20B编码与解码器、弹性缓冲器、通道对齐等物理层关键模块的RTL设计。用Modelsim与Debussy完成了模块和系统的功能仿真,并给出了相应的仿真结果。利用ISE软件进行了设计综合、布局布线,并给出了RTL级视图和逻辑资源使用情况,然后下载到Xilinx公司FPGA开发板VC707上进行物理层4通道的环回测试。功能仿真和FPGA验证结果表明,设计的物理层符合PCI Express 2.0规范,逻辑功能基本正确。最后论文指出了设计存在的不足和研究的进一步方向,并提出了改进的意见。