微电子技术的迅速发展促进了片上系统(SOC)的出现,并由此将集成电路带入了一个新的发展时期。由于SOC采用的是以复用IP芯核为主的设计技术,因而既能加快开发进度,又能提高系统整体性能。但随着超大规模集成电路(VLSI)制造技术的进一步发展,芯片的集成度越来越高,加上SOC集成IP核数目的增多,功能越来越复杂,SOC的测试数据量也随之急剧增加,而对其测试访问也变得更加困难,进而也就为SOC的测试带来了更大的挑战。在VLSI测试中采用的扫描结构可提高电路内部节点的可控制性和可观测性,现已在VLSI内部和外部测试中得到大量应用,并已成功应用于当前流行的可测试性设计方法之中。但传统的串行扫描技术由于对数据逐位串行操作的特点,随着测试数据量的增大,该结构已经逐渐不能适应目前测试工作的需要,而Random Access Scan技术则可以有效的解决目前测试工作中面临的测试数据量大,测试时间过长,测试功耗过大等问题。本文对RAS的结构,扫描单元,解码结构,以及基于RAS的数据压缩,测试功耗和测试时间等内容进行了研究。本文从RAS基本结构入手,根据RAS结构的寻址特性,改进了传统二维地址解码结构,同时利用触发器的反向输出,进一步精简了RAS的扫描单元,在降低硬件开销的基础上,取得了不错的数据压缩效果,同时减少了测试时间,而测试功耗与传统的串行扫描技术相比,几乎可以忽略不计。该方法与其他方法相比,具有硬件开销小,解码结构简单,大大降低了解码的复杂性。此外,本文结合相容原理,通过分析测试集合的特性,对扫描单元进行相容分组处理后,再结合改进的RAS结构,对数据进行进一步的优化处理。实验结果表明,该方法的数据压缩率达到了77.53%,而且在数据压缩率和测试时间上也明显优于其它几种基于RAS的测试方法。