低密度奇偶校验(Low-Density Parity Check)码以其卓越的性能、极低的解码复杂度,在通信领域正得到越来越多的关注。现在,LDPC码已经成为纠错码领域里的研究热点,并开始得到广泛应用。本文首先讨论了信道编码的现状,接着简要介绍了LDPC码及其常用的编码算法。在对LDPC码的解码算法作了深入探讨和分析后,介绍了如何使用高斯近似对LDPC码做性能分析。本文使用Matlab对所介绍的各种解码算法和密度进化算法作了大量仿真,详尽分析、比较了各种解码算法在性能上的优劣。本文着重研究了基于IEEE802.16e的LDPC码解码器的设计方法,对解码器的架构、解码调度方案和各硬件单元的设计作了详细的分析、研究,并且分析了使用硬件描述语言实现后的解码器的面积和性能,最后在XILINX Virtex-II Pro FPGA平台上成功实现了该解码器,为LDPC码解码器的硬件实现作了一定的探索。