面对现代网络环境中庞大的数据量以及爆炸增长的网络流量,人们对网络接口卡（Network Interface Card,NIC）的数据传输链路总带宽及传输延迟都提出了更高的要求。为了进一步提高数据传输性能,本文采用CXL（Compute Express Link）作为数据总线,完成了基于CXL的高速网卡中DMA（Direct Memory Access）的设计。通过减少传输链路延迟和降低中央处理器（Central Processing Unit,CPU）处理开销这两种方式,提升系统传输效率。本文的主要工作是基于CXL的高速网卡中DMA的设计。首先分析CXL总线协议,采用其中输入输出子协议（CXL.io）作为设计系统的传输链路,对CXL.io事务层及链路层的技术原理进行分析并实现了协议功能,包括事务层包及链路层包的装配和拆解、流量控制机制、事务排序规则、链路状态管理、流量控制初始化以及保证数据传输正确性的容错和重传（Ack/Nak）机制。然后,针对链路阻塞问题,在CXL.io事务层中实现事务弱排序,对不同类型事务包的传送顺序进行了调度,改善了链路阻塞状态。同时结合了链式DMA技术实现高性能DMA控制器的设计,通过实现描述符机制,将内存中的碎片化小报文一次性聚合传输,以此减少网卡DMA与CPU的交互次数,并及时通知CPU更新系统内存中的描述符内容,达到减少CPU的报文处理开销的效果。最后对设计的硬件电路进行了功能验证和性能测试。在基于总线功能模型（Bus Function Model,BFM）的软件仿真平台上,验证了系统各部分功能的正确性。同时搭建了基于现场可编程门阵列（Field Programmable Gate Array,FPGA）的硬件测试平台,对传输宽带和传输延迟两方面性能进行了测试。结果表明本设计最大有效传输带宽为25Gbps,最大数据传输延迟为30.79μs,且在256字节数据传输时相较于传统结构,传输延迟降低了约40.2%。