SoC中的存储器在辐射环境中容易受到各种辐射效应的影响。其中总剂量效应和单粒子效应对存储器的影响最大。总剂量效应使存储器MOS管阈值电压漂移、漏电增大，从而导致其电路速度降低、功耗增加甚至失效。单粒子效应可能使存储器发生硬错误和软错误。随着集成电路工艺的不断进步，特征尺寸不断缩小，总剂量效应对存储器的影响在不断减小，而存储器由于单粒子效应发生翻转的概率却越来越高。因此，在设计抗辐射SoC时可以采用错误探测与纠正（EDAC）技术加固外部存储器控制器（EMC），提高外部存储器抗单粒子翻转能力。本文首先介绍线性分组码理论，研究其编解码电路实现方式，并采用修正汉明码（39,32）和BCH码设计错误探测和纠正电路。修正汉明码（39,32）能够纠正任意一位错误，并探测两位错误。采用该码设计的错误探测与纠正电路保护存储在PROM中的数据。而加固SRAM的错误探测与纠正电路采用BCH码。本文使用的BCH码为扩展码BCH（45,32），它能够纠正任意两位错误，并探测三位错误。由于编解码电路应用于外部存储器，需要并行译码，因此本文采用查表译码方式实现译码。在设计好编解码电路的基础上，本文研究了错误探测与纠正电路的实现。由于对PROM加固的错误探测与纠正电路结构简单易于实现，本文重点设计对SRAM加固的错误探测与纠正电路。对SRAM加固的错误探测与纠正电路，支持8位、16位和32位数据读写操作。此外，它能够纠正数据中任意两位错误，并能将纠正后的数据重新写入存储器中避免软错误的积累。最后，使用Verilog语言实现具有错误探测与纠正功能的外部存储器控制器，并搭建基于LEON3处理器SoC验证平台对其进行了系统验证，结果表明设计的电路能够正常工作。