论文部分内容阅读
军事信息的安全保密是部队工作中的重要问题，采用以加密算法为核心的密码技术对信息加密是最常用、最有效的安全保护手段。在我们二炮部队，需要用先进的加密技术保护的信息和数据非常多。为了在高技术条件下有效保护军事信息的安全，高级加密技术也要在部队中营级以下单位中普及应用。AES(Advanced Encryption Standard)是美国国家标准和技术研究所宣布采用的高级加密标准。AES在实现方面具有速度快、可并行处理、对处理器的结构无特殊要求等优点。AES算法的这些特点使得选用FPGA来实现AES算法具有很好的优越性。在这种背景下，本文提出了一种适合用于营级以下单位的AES算法的FPGA实现。本文所做的主要工作有：1、本文介绍了用FPGA实现AES算法所用的开发工具、开发语言和所选用的芯片，接着介绍了AES算法的加密过程。针对AES算法的结构特点，本文着重阐述了AES算法的FPGA实现的总体设计框图。2、部队营级以下单位的计算机和相关设备并不先进，但其对安全性要求非常高，对成本和加密速度也有一定要求。结合这些应用特点，本文设计了一个适合AES算法高速并行实现的内外混合流水线结构。在设计中，采用查表法优化了字节代换（SubBytes）运算，并且优化了密钥扩展（Key Expansion）运算，达到了简化轮函数运算的目的。同时本文将加密模块和解密模块独立进行设计，使得它们在资源共享的同时实现了并行运行。3、进行代码编写并在MODELSIM中进行仿真，给出了设计的仿真测试结果。将其和营级以下单位曾使用的加密技术和其它类似设计进行了比较和分析，有助于改进设计以减少所用的硬件面积，提高加密和解密的运算速度，使其更适合用于营级以下单位。