集成电路发展至今已经进入了深亚微米时代，传统的设计方法学需要进行相应的改进，片上网络（Network-on-Chip，NoC）作为一种全新的设计方法学在最近十年发展迅猛，片上网络的出现解决了片上系统（System-on-Chip，SoC）的单一总线的通信瓶颈问题。然而，做为SoC的拓展，其内部互连极为复杂，在高的通信速率情况下，串扰现象非常明显，这需要研究一些策略来避免或降低串扰，或者一些模型来估算串扰同时对无法避免的串扰引起的错误需要一些纠错机制来保证数据传输的可靠性。为了对串扰和容错进行深入的研究，本文首先构建了一个NoC平台，对NoC的一些主要性能进行仿真。使用SystemC语言设计了一个新的基于数据包优先级的Round-Robin仲裁器，和一种新的路由器，设计了一个基于CreditBase流控策略，虚通道数为2，Flit宽度为16比特，Buffer深度为16，仲裁算法为改进Round-Robin，路由算法为改进XY路由算法的NoC，使用Xilinx Virtex-4型FPGA对设计的NoC进行了原型设计，组后使用ISE开发工具进行了综合，给出了综合后信息。在重点分析了MAF故障基础上，使用HSPICE对MAF进行了仿真分析；使用基于概率的方法导出了一个近似估算信道串扰传输延时的数学模型，并用HSPICE进行了验证，最后将分析了CRC算法和Hamming算法的优劣，得出了Hamming算法更适合于NoC容错设计，设计了Hamming编码/解码器并将之移植到NoC上进行了全局仿真。在本文最后的仿真测试表明，使用Hamming算法对于片上网络的串扰有一定容错效果，比之CRC算法具有更小的面积开销。在今后的研究中，不仅仅针对MAF故障，用纠错效果更好的算法提高纠错率。