得益于不断推陈出新的先进半导体工艺,以及设计流程日臻完善的电子设计自动化工具,使得当今数字集成电路能够一直朝着高复杂度、高性能、高集成度的方向迈进,但基于性能、功耗、面积三者之间折中的设计理念仍然适用。片上系统（So C）和系统级封装（SIP）芯片逐渐成为高端市场应用的主流,以满足人们能够及时处理海量信息的需求。近几年以移动、物联网、大数据、5G等为代表的新型半导体驱动力,更是对高性能、低功耗、小型化的数字集成电路产品有着严苛的要求。目前功耗问题依然突出,节能降耗是设计工程师提高芯片可靠性,延长芯片寿命,减少芯片测试和散热成本必须面对的长期课题。本文以新一代的高效视频编码标准（H.265/HEVC）芯片为研究对象。H.265拥有高效率的图像压缩和高质量的压缩性能,广泛应用于移动无线视频、高清视频广播等数字视频业务,具有很强的实用性。本文紧紧围绕低功耗技术,探讨了低功耗的重要性和有效降低功耗的设计方法。首先,依据半导体物理基本原理,分析了CMOS集成电路的动态功耗和静态功耗来源,并从多个级别就降低功耗的方法和优势展开了讨论。一些常见的低功耗技术在今天依然是降低功耗的关键所在,如多阈值电压技术,多电压技术,时钟门控技术和电源门控技术等。其次,基于多阈值电压,时钟门控,多电压和电源门控的物理综合策略,结合SAED32/28nm工艺库,使用业界主流的综合工具Design Compiler完成了从RTL代码到高质量网表的Two-pass综合过程。在此过程中,对比分析了各综合策略优化功耗的能力,并研究了为综合、物理实现、验证提供一致语义的统一电源格式（UPF）标准,以及对帧内预测模式选择模块采用UPF描述功耗意图的具体命令和方法。最后,基于物理综合得到的网表、UPF、以及设计约束等文件,使用Synopsys公司的IC Compiler完成从网表到GDSII格式版图文件的整个物理设计流程。主要包括芯片布局、电源网络规划、时钟树综合、布线、静态时序分析、物理验证等重要步骤。分析探讨了物理设计各步骤所面临的问题,并给出优化方法。通过融合多种低功耗技术以及多次迭代物理实现,本设计满足预期的各个性能指标。芯片工作频率为200MHz,面积为34884474um2,功耗为195.67m W。静态和动态电压降均小于5%。