论文部分内容阅读
随着硅基集成电路的飞速发展，目前的主流工艺已到达了14nm，并将缩小至10nm以内。MOS管的特征尺寸和线宽进一步缩小，使得基于光刻的制造技术复杂性更高，并且成本更为昂贵；线宽的缩小增强了连线间的串扰，将严重影响信号的完整性，传统CMOS技术的发展将面临着严峻的挑战。为此，Likharev等人提出了CMOL(Cmos/nanowire/MOLecular hybrid)电路结构，这是一种传统CMOS技术与纳米线、分子器件相结合形成的一种新型纳米混合电路结构，它既保持着传统CMOS技术丰富的逻辑功能的特点，又兼有纳米器件高集成度和低制造成本的优点，在摩尔定律面临日益严峻的挑战下，CMOL技术被认为是最有前途的替代传统 CMOS技术之一。然而，纳米器件在自组装的制造工艺中将会不可避免的产生各种缺陷，目前有关CMOL电路的计算机辅助工具中，主要是针对无缺陷情况下的单元映射，而针对缺陷的容错映射技术是CMOL电路实用化过程中的关键技术之一。本文就是对CMOL电路中的单元容错映射技术进行研究，主要内容包括以下三个部分： (1)针对传统模拟进化算法中再配置门节点的冗余选择问题，提出了一种分级选择电路门节点的容错映射方法。首先通过拓扑排序求出电路门的逻辑级，然后采用级间隔的方式进行选择，并对有缺陷连接的门节点进行惩罚，提高其被选择配置的概率。与传统的模拟进化算法相比，提出的方法平均选择配置的门节点总数明显减少，在纳米二极管常开缺陷密度为40％时，牺牲0.18%的线长的情况下，CPU平均运行时间减少了30.68%。 (2)针对缺陷CMOL电路有限的连通域资源与高扇出逻辑门映射之间的问题，引入逻辑复制等效变换技术。首先根据逻辑复制变换条件对电路进行等效变换，然后再进行初始单元映射和容错映射。与传统方法相比，在映射的单元面积平均增加了6.90%的代价下，缺陷密度为40%时，平均运行时间提高了3.29倍。 (3)针对CMOL电路中的纳米二极管常闭缺陷的容错映射问题，提出了一种有效的启发式策略。首先分析了常闭缺陷对电路单元映射的影响，然后采用模拟进化算法进行搜索。与已有的可满足性方法相比，在一个较合理的时间内可以求解更大规模的电路。