实时广义相关时延估计器

来源 :第二届中国测试学术会议 | 被引量 : 0次 | 上传用户:yp445163091
下载到本地 , 更方便阅读
声明 : 本文档内容版权归属内容提供方 , 如果您对本文有版权争议 , 可与客服联系进行内容授权或下架
论文部分内容阅读
在水下航行体的测试中,通常采用被动定位方式获得航行体的运动轨迹.被动定位一般利用空间关系已知的三个或三个以上的水听器来接收目标的辐射噪声,由时延估计器求得这些噪声信号间的相对时延,从而实现目标定 位.广义相关时延估计器是其中具有重要价值的一类时延估计器.但是,由于所处理的信号是随机信号,其频谱结构起伏大,时变性强,且存在环境噪声的干扰,其先验权函数难以预知,因而极大地影响了估计器的性能.为了解决这一问题,提出了实时权函数估计算法,并设计了多DSP并行处理系统加以实现.通过在不同时间和水域对不同水下航行体的实际测试检验了估计器的有效性.实际应用表明,该广义相关器在目标源信号谱结构变化时时延估计性能基本不受影响,具有稳健的时延估计性能和自适应能力.
其他文献
实时安全监控是计算机应用的重要领域,除了要求系统功能全面外,对工作可靠性也提出了较高的要求.本文设计了一种基于多媒体和网络技术的计算机监控系统,探讨了提高系统可靠性的方法,并针对系统中前置机的工作需要实现了基于CAN总线的双模冗余系统的设计.
在高层次测试生成中,为了更好的利用高层次电路的结构信息,文中以Verilog硬件描述语言描述的电路为研究对象,提出RTL级集成电路的静态时序深度和动态时序深度概念.从静态、动态两方面出发度量语句的执行效果和程序运行的时序关系,并结合实例分析了二者在高层测试生成中的 应用.高层次行为信息的提取也将为高层次设计和验证提供方便.
本文提出了基于真值表的组合电路测试生成算法,同时证明了这是一个完全的算法.该算法对真值表稍作处理就能对输入端的单故障生成测试码,简捷而有效.该算法生成测试码计算工作量小,能对故障生成完全测试集.
SystemC是一种完全基于C++的建模平台,它支持系统的RTL级,行为级和系统级的建模.它由一个C++类库和仿真内核组成.SystemC有利于进行软硬件联合设计,提供一个通用的系统设计环境,测试基准的复用等等.文章叙述它的各种特性及与HDL的异同点,最后以一个片内测试实例具体说明.
本文提出了一个基于重复播种的新颖的BIST方案,它使用侦测随机向量难测故障的测试向量作为种子,并利用种子产生过程中剩余的随意位进行存储压缩.通过最小化种子的测试序列以减少测试施加时间.实验表明,本方案需要外加硬件少,测试施加时间较短,而故障覆盖率高,近似等于所依赖的ATPG工具的故障覆盖率.在扼要回顾常见的确定性BIST方案的基础上,本文着重介绍了它的压缩存储硬件的方法,综合方法,和实验结果.
面对VLSI设计规模日益增大的挑战,除了电路并行以外,其它已有的基本并行策略都无法从根本上解决测试生成的复杂性问题.然而,已有的电路并行测试生成算法并未取得理想的结果,尤其对时序电路.如何划分电路,成为电路并行算法的设计基础和成功的关键.面向逻辑级描述的同步时序电路,以触发器为核的电路划分算法BWFSF将电路划分为大功能块.对Benchmark-89电路的实验结果表明,基于G-F二值算法和BWFS
描述用面向对象方法设计和实现一个面向对象类级测试算法的原型系统,该算法用以判断类级测试所得的结果对象是否可见性等价.此原型系统将算法的测试功能嵌入被测试程序的解释器中,此解释器的设计在软件测试中具有一定通用性.
奇佳辨识一词,以往出版的专业技术名词词典中确实未有,曾见于北京装甲兵学院主持的2000测试论文集有文[12]提出.同年不久复旦大学主持的中葡固态电路论文集中文[13]考虑到模拟可测试性设计必然需要有关器件应该精确描述,例如双极型器件之三极:基、集、散均分别应有其体积电阻Rb、Rc及Re,并列出了其体积电阻时的器件网络参数,而不能如同[12]中只具基极体积电阻Rb的通常近似描述.正因前后二文的器件网
通过监测可以获得计算机系统的内部动态行为,因而可用于计算机的功能和性能测试.监测数据的可视化分析是反映测试结果的有效手段.本文介绍MS监测系统的监测数据可视化分析工具VAT-4的研制开发技术:采用基于数据驱动的数据流图的图形化界面交互工具LabVIEW,提高了编程效率,生成了标准的易扩展的监测数据可视化分析工具.
利用分支函数极小化,生成给定路径的测试数据,需计算路径上谓词中变量的当前值.文中基于谓词的程序切片自动生成算法,以相应的切片标准为准则,利用程序DUC(Definition_Use_Control)表达式,构造基于谓词的程序切片.对任意的输入,通过执行该切片,获得谓词中变量的当前值,为测试数据的自动生成奠定了基础.