论文部分内容阅读
PCI总线已经成为应用最广泛的计算机局部总线之一.目前PCI总线正在由33MHz向66MHz发展,而根据66MHz PCI总线的设计规范,其输入/输出引腿的时延要求很高,用半定制CMOS I/O BUF实现难度很大.本文提出了一种采用中间硬寄存站的PCI主动后台实现技术,解决了工程实现难题.布局后的时延分析表明,这一实现技术完全达到了PCI设计规范的要求.